Как создать файл схемы из источника verilog в Xilinx

Что я делаю

Я начал играть с Xilinx ISE Design Suite и написал простые арифметические логические единицы в verilog. Используя тестируемый блок verilog для создания входных и выходных сигналов для ISim, я проверил, что код работает так, как я хочу.

Я хотел бы создать файл схемы из источника verilog.

в меню Сервис есть средство просмотра схем enter image description here

, но я не могу сообразить, почему:

  • в нем перечислены только первый исходный файл
  • и как сохранить сгенерированный файл в project

вопрос:

Как создать файл схемы из источника verilog в Xilinx?

8
verilog xilinx

1 ответов

1)Вы можете дважды щелкнуть по компоненту, чтобы углубиться. В более новых версиях ISE, который расширяет блок на месте вместо переключения вашего представления на модуль, щелкнул.

2) по-видимому, нет опции сохранения. Схемы генерируются из кода HDL, поэтому нет смысла сохранять его в любом случае.

7